Już w 2009 kolejna rewolucja wśród procesorów AMD

Firma AMD ogłosiła dzisiaj powstanie SSE5 - zestawu instrukcji stworzonego z myślą o poprawieniu wydajności komputerów w skomplikowanych, lecz często wykonywanych zadaniach. Mowa tu głównie o przetwarzaniu multimediów, obsłudze zabezpieczeń i innych procesach wymagajacych dużych nakładów mocy obliczeniowej.

Developerzy oprogramowania mogą już teraz tworzyć z wykorzystaniem SSE5, aczkolwiek sama obsługa standardu znajdzie się dopiero w procesorach następnej generacji. Trafi ona między innymi do zbudowanych na bazie architektury Fusion układów Bulldozer. Podanie do wiadomości istnienia nowego zestawu instrukcji przed zaimplementowaniem ich obsługi w procesorach pozostaje w zgodzie z filozofią otwartej współpracy, która charakteryzuje poczynania AMD. W założeniu producenta procesorów takie postępowanie ma „zachęcić przedstawicieli branży do dialogu i wygłaszania opinii na temat nowych rozwiązań”.

W SSE5 pojawiły się następujące nowości:

Instrukcje trójargumentowe. Instrukcja - czyli podstawowa czynność obliczeniowa procesora - polega na nałożeniu funkcji matematycznej bądź logicznej na zestaw argumentów. SSE5 zwiększa potencjalną liczbę argumentów 32-bitowych instrukcji z 2 do 3. Pozwoli to łączyć kilka prostych instrukcji w jedną, wydajniejszą. Dotychczas zdolność wykonywania instrukcji trójargumentowych była cechą spotykaną wyłącznie w architekturach RISC.

Instrukcja Fused Multiply-Accumulate (FMA). Implementacja instrukcji trójargumentowych pozwala wykorzystać nowe rodzaje operacji, a co za tym idzie - wydajnie przeprowadzać złożone obliczenia. FMA łączy funkcje mnożenia i sumy, pozwalając na tworzenie pętli obliczeń przy pomocy jednej instrukcji. Wynikające z tego uproszczenia kodu poprawiają wydajność wielu procesów wymagających dużej mocy obliczeniowej. Są to, między innymi: obsługa zaawansowanych shaderów, obróbka fotografii cyfrowych, przetwarzanie dźwięku przestrzennego i złożone obliczenia wektorowe.


Intel nie komentuje nowych instrukcji autorstwa AMD. Nie wiadomo więc, czy obsługa SSE5 pojawi się w późniejszych modelach procesorowego potentata.

Intelowskie rozszerzenia SSE4 już znamy. Nowa architektura AMD, Barcelona, której premiera planowana jest na 10 września, również będzie korzystać z tych dodatkowych instrukcji, aczkolwiek nie ze wszystkich. Okrojony zestaw, który będą obsługiwać pierwsze K10, ochrzczono SSE4a. AMD na razie nie podało kiedy - jeśli w ogóle - ma zamiar zacząć wykorzystywać cały pakiet.

Można się spodziewać, że AMD wypuści pierwsze procesory z obsługą SSE5 w 2009 roku - będą to zapewne układy Sandtiger oparte na jądrze Bulldozer.