Główną zmianą, w stosunku do poprzednich typów pamięci jest to, że wszystkie sygnały sterujące SDRAM są synchronizowane z przebiegiem zegarowym (stąd litera S na początku skrótu). Ułatwia to znacznie integrację pamięci w systemie i umożliwia wymuszenie wysokich częstotliwości pracy modułów. Dostęp do obszarów pamięci znajdujących się w ścisłym sąsiedztwie został jeszcze bardziej uproszczony w stosunku do trybu FPM. Po otrzymaniu adresu wiersza i kolumny, układ pamięci sam wylicza położenie kolejnych komórek, których zawartość (w przypadku operacji odczytu) należy wysłać na magistralę danych w następujących po sobie cyklach zegara. Jeśli procesor nie pragnie aż takiej 'pomocy' ze strony pamięci i ma potrzebę odwołania się w kolejnym cyklu zegarowym do całkiem innego obszaru danych, może przerwać pakietową transmisję zawartości kolejnych komórek (burst) za pomocą odpowiedniego sygnału sterującego (DQM). Moduł pamięci SDRAM ma dosyć dużo zadań, a do ich realizacji wymaga własnego sterownika, który przed przystąpieniem do pracy trzeba na dodatek zaprogramować. W trakcie operacji programowania określa się następujące parametry:
- Długość pakietu (Burst Length)
- Format pakietu - sekwencyjny lub z przeplotem
- Ilość cykli zegara, jaka musi upłynąć pomiędzy podaniem na magistralę adresu kolumny oraz sygnału sterującego CAS, a rozpoczęciem transmisji pierwszej porcji danych. Jest to tak zwane CAS Latency.
Sposób pracy układu, wraz z uwzględnieniem zaprogramowanych parametrów, o których mowa powyżej ilustruje uproszczony schemat:
