Applied Endura Amber PVD: jak połączyć tranzystory w układach o skali 10 nm i mniejszej

Zejście z procesem produkcyjnym do skali 14 nm, a potem 10 nm i mniej wymaga od producentów nie tylko opracowania nowatorskich technologii wytwarzania tranzystorów. Nie mniej istotnym jest także problem skutecznego ich połączenia. Dotychczas stosowana technologia wytwarzania miedzianych łączników staje się problematyczna w skalach mniejszych niż 20 nm. Z pomocą przychodzi efekt kapilarny, który wykorzystuje technologia "copper reflow".

Czy zastanawialiście się kiedyś jak dużo mikroskopijnych rozmiarów miedzianego okablowania, które łączy poszczególne tranzystory znajduje się w waszym procesorze? Wcale nie metry, setki metrów. Nawet nie kilometry, a dziesiątki kilometrów. Najbardziej skomplikowane procesory mają osadzone na warstwie półprzewodnika, na której wytworzono tranzystory, wiele dodatkowych warstw z miliardami miedzianych połączeń, których długość przekracza 100 kilometrów.

Wraz ze zmniejszaniem procesu produkcyjnego i wzrostem liczby tranzystorów, rośnie również liczba koniecznych połączeń. A to wymusza ich mniejsze przekroje. I tu zaczyna się problem, który rozwiązała firma Applied Materials. Warto dodać, że większość mikroukładów wykonanych w ciągu ostatnich 20 lat nie powstałoby, gdyby nie pomoc aparatury dostarczanej przez tego właśnie producenta.

Po prawej przekrój przez procesor - kolejno podkład krzemowy, warstwa tranzystorów, a na nich wiele warstw łączników miedzianych.

Miedziane łączniki w najnowocześniejszych procesorach mają szerokość nie większą niż 200 atomów. Ich nanoszenie polega, w dużym skrócie, na wypełnieniu specjalnych form miedzią. Podczas wypełniania mikroskopijnych rozmiarów kanalików tworzą się puste bąbelki, nie wypełnione dokładnie przewodzącą miedzią. Dotychczas nie były one aż takim utrapieniem, ale po przekroczeniu procesu 20 nm, nawet jedna taka skaza w całym systemie połączeń wewnątrz procesora może sprawić, że będzie on całkowicie bezużyteczny.

Firma Applied Materials opracowała hybrydową technologię, która łączy dotychczasową technologię PVD (fizyczne osadzanie z fazy gazowej) z wypełnianiem kanałów przez podgrzaną miedź. Ten proces nadaje się do skutecznego tworzenia pozbawionych skaz (czyli pustych przestrzeni) połączeń pomiędzy tranzystorami w procesorach wykonanych nawet w procesie 10 nm i niższym.

Całe zagadnienie bardzo ciekawie wytłumaczone jest na powyższym wideo przez jednego z  pracowników Applied Materials na przykładzie klocków lego. Firma zapewnia, że żaden klocek nie ucierpiał w czasie prezentacji. Poniżej komora Applied Endura Amber PVD wykorzystująca nowo opracowaną technologię.

Zaletą technologii opracowanej w laboratoriach Applied Materials jest fakt, iż zmniejszanie skali tranzystorów, a zarazem połączeń pomiędzy nimi nie jest utrudnieniem. Wręcz przeciwnie działa na korzyść, gdyż efekt kapilarny jest tym silniejszy im mniejszy przekrój ma kanał.

Więcej o technologiach stosowanych w procesorach:

• Komputery milion razy wydajniejsze dzięki magnetycznym elementom półprzewodnikowym
• MIT: uniwersalny układ elektroniczny pobierający energię z wibracji, ciepła lub światła
• Układy elektroniczne rozciągające się jak guma znajdą zastosowanie w medycynie
• Tranzystor z kanałem próżniowym: stara technologia lamp w nanoskali
• Chłodzenie procesorów znacznie lepsze dzięki nanowstążkom

Źródło: Applied Materials